Heutige integrierte Systeme können hun–derte Millionen von Transistoren enthalten, bestehen aus digitalen und analogen Komponenten unterschiedlicher Technolo–gien und eröffnen völlig neue Anwen–dungsfelder. Eingebettete Systeme, Ein–Chip–Systeme, Multiprozessoren und Netzwerke auf einem Chip gehen über die Steuerung von Geräten und Anlagen, Fahrzeugen und Verkehrssystemen weit hinaus und stellen häufig besonders hohe Anforderungen an die Zuverlässigkeit. Dem steht gegenüber, dass bei weiter sinkenden Strukturgrößen in der Mikro–elektronik die gefertigten elementaren Komponenten wie Transistoren und Leitungen über einen sehr großen Parameterbereich variieren werden. Mit Systemarchitekturen, die davon abhängen, dass sämtliche Komponenten fehlerfrei funktionieren, werden sich künftig keine wirtschaftlichen Ausbeuten erzielen las–sen. Es besteht dringender Bedarf an innovati–ven Verfahren, um die Ausbeute und die Zuverlässigkeit von mikro– und nano–elek–tronischen Systemen durch Fehlertoleranz und integrierte Reparaturmechanismen zu gewährleisten und ihre Qualität durch ent–sprechende Entwurfs–, Verifikations– und Testverfahren sicher zu stellen. Diese Ver–fahren müssen sowohl Fertigungsfehler und Parameterschwankungen als auch Störungen während des Betriebs kompensieren können. <b>Keywords:</b> Entwurfsmethodik<br>• Robuster Entwurf<br>• Synthesis for Reliability and Yield<br>Eingebettete Systeme<br>• Systemzuverlässigkeit<br>• Verfügbarkeit<br>Analoge Schaltungen<br>• RF<br>• Störsicherheit<br>Verifikation digitaler Systeme<br>• Korrektheit<br>• Nachweis von Fehlertoleranz und Zuverlässigkeitseigenschaften<br>Beschreibungssprachen und Modellierung<br>• Modellierung von Fehlertoleranz und Zuverlässigkeit<br>Testmethoden und Diagnose<br>• Defekt– und Fehleranalyse<br>• Test, Diagnose und Fehlertoleranz<br>Layoutentwurf<br>• Design for Manufacturability and Yield<br>• Lithografiegerechter Entwurf<br>ZuE ZuD
Abbrevation
GMM/GI/ITG-Fachtagung ZuE
City
München
Country
Germany
Deadline Paper
Start Date
End Date
Abstract