3. GMM/GI/ITG-Fachtagung Zuverlï¿½ssigkeit und Entwurf, Stuttgart, Deutschland

Abbrevation

ZuE

Link

http://conference.vde.com/zue2009/Pages/Homepage.aspx

City

Stuttgart

Country

Germany

Deadline Paper

2009-05-15

Start Date

2009-09-21

End Date

2009-09-23

Abstract

Heutige integrierte Systeme kï¿½nnen hunderte Millionen von Transistoren enthalten, bestehen aus digitalen und analogen Komponenten unterschiedlicher Technologien und erï¿½ffnen vï¿½llig neue Anwen–dungsfelder. Eingebettete Systeme, Ein–Chip–Systeme, Multiprozessoren und Netzwerke auf einem Chip gehen ï¿½ber die Steuerung von Gerï¿½ten und Anlagen, Fahrzeugen und Verkehrssystemen weit hinaus und stellen hï¿½ufig besonders hohe Anforderungen an die Zuverlï¿½ssigkeit. Dem steht gegenï¿½ber, dass bei weiter sinkenden Strukturgrï¿½ï¿½en in der Mikroelektronik die gefertigten elementaren Komponenten wie Transistoren und Leitungen ï¿½ber einen sehr groï¿½en Parameterbereich variieren werden. Mit Systemarchitekturen, die davon abhï¿½ngen, dass sï¿½mtliche Komponenten fehlerfrei funktionieren, werden sich kï¿½nftig keine wirtschaftlichen Ausbeuten erzielen lassen. Es besteht dringender Bedarf an innovati–ven Verfahren, um die Ausbeute und die Zuverlï¿½ssigkeit von mikro– und nanoelektronischen Systemen durch Fehlertoleranz und integrierte Reparaturmechanismen zu gewï¿½hrleisten und ihre Qualitï¿½t durch ent–sprechende Entwurfs–, Verifikations– und Testverfahren sicher zu stellen. Diese Verfahren mï¿½ssen sowohl Fertigungsfehler und Parameterschwankungen als auch Stï¿½rungen wï¿½hrend des Betriebs kompensieren kï¿½nnen. Schlï¿½sselwï¿½rter: Entwurfsmethodik ï¿½ Robuster Entwurf ï¿½ Synthesis for Reliability and Yield Eingebettete Systeme ï¿½ Systemzuverlï¿½ssigkeit ï¿½ Verfï¿½gbarkeit Analoge Schaltungen ï¿½ RF ï¿½ Stï¿½rsicherheit Verifikation digitaler Systeme ï¿½ Korrektheit ï¿½ Nachweis von Fehlertoleranz und Zuverlï¿½ssigkeitseigenschaften Beschreibungssprachen und Modellierung ï¿½ Modellierung von Fehlertoleranz und Zuverlï¿½ssigkeit Testmethoden und Diagnose ï¿½ Defekt– und Fehleranalyse ï¿½ Test, Diagnose und Fehlertoleranz Layoutentwurf ï¿½ Design for Manufacturability and Yield ï¿½ Lithografiegerechter Entwurf ZuE ZuD